Cadence公司

Cadence 公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2005年全球公司收入约13亿美元, 现拥有员工约5200名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。

关于公司、产品及服务的更多信息，敬请浏览公司网站 http://www.cadence.com

Cadence提供以下工作平台：
Incisive功能验证平台

通过运用首个单内核架构，Cadence Incisive功能验证平台为大型复杂的芯片提供最快、最高效的验证手段。

今天的验证团队面临的挑战随着芯片大小和嵌入式软件的复杂度的增加而不断并行增长。处理今天数百万门的设计，由于使用各种各样、互不相干的工具集合的低效率，你不得不尽量挤压出足够的设计周期以确保得到合理的保证，功能性的错误不会出现在硅片上。为了有效地验证高度复杂地数字电路、片上系统以及混合信号集成电路，要求替换现在这种支离破碎的设计过程，使用新一代的设计方法同一工具、标准和设计方法。还有为了避免使你的设计计划处于风险境地，你需要一个可以随着时间的过去逐步采用的设计方法。

Incisive平台运用一个单内核架构，通过统一各种围绕单一引擎的验证技术克服了分散特点。它还为开放设计和验证标准还有模拟电路/混合信号电路验证提供内生支持。同一个平台提供按需加速、事务级支持、HDL分析(linting)、覆盖、调试与分析、以及测试生成。你不仅仅可以渐进采用这些Incisive技术,它还带来了速度和效率，缩短整体验证时间达50%以上。

Encounter数字IC设计平台

Cadence Encounter数字集成电路设计平台为实现很复杂、高性能的芯片提供经过验证的设计工具和设计方法。

在纳米工艺出现之前，传统的设计工具能让你获得可预测的结果和设计进度。然而今天的几何尺寸、布线延时占总延时的百分比显著增加。这使得传统的线性设计流程已经变得过时，因为你不可能承受在每次碰到物理实现层级问题的时候，进行返工修改架构或逻辑。 纳米设计还加剧了已知的物理效应，带来一些显著的问题，主要是信号完整性(SI)效应和电压降。违例会在设计周期的后期出现，导致设计拖延数周并需要繁琐冗长的手工修补。

实现纳米设计需要使用新一代的设计方法，需要突出布线优先的原则和整合若干新技术和新方法，减少错误和预防过分的设计迭代。此外，它还要求全新标准的速度、面积、功耗以及测试。硅片质量(QoS)就是在设计完成布线任务之后用于测量这些质量的新一代的标准。

Encounter平台使用全新设计策略替代传统的线性设计流程，最小化布线时间和全芯片设计迭代的时间。 平台还确保获得最高的QoS。他提供一个纳米布线器，能够根据性能和可制造性优化布线；超过5000万门的极大容量的一体化数据库；以及极高的效率。高度精确的硅虚拟原型技术能让你快速简单为很复杂、高性能的芯片在硅片上如何工作建立模型。该原型允许你探究修改和实现布局、布局规划、以及其他关键后端功能的效应，而使用物理设计工具只需要一小部分时间。

     

Virtuoso客户定制设计平台

Virtuoso定制设计平台是一套全面的系统，能够在多个工艺节点上加速定制IC的精确芯片设计。

个人消费电子和无线产品已经成为当今全球电子市场的主导力量。人们对这些设备新功能和新特色无止境的需求正推动着射频、模拟和复合信号应用设备前所未有的高速发展。要设计满足这些需求的新产品，IC设计师必须掌握精确的模拟量——电压、电流、电荷，以及电阻和电容等参数值的连续比率。此时这些企业应求助于全定制设计。