查看Allegro 输出的文件,如Gerber文件以及设计文件等信息.
不过我在windXP下提示不支持安装,所以就没有截图了,哪个朋友计过的,可以将图发给我们PCB资源网,谢谢
ALLEGRO 系统互联设计平台介绍
Cadence Allegro系统互连设计平台支持协同设计跨集成电路、封装以及印制电路板领域的高性能系统互连。平台独特的协同设计方法优化I/O缓冲器之间和跨集成电路、封装以及印制电路板的系统互连，避免硬件返工、降低成本、缩短设计周期。Allegro设计约束驱动的流程具有高级功能用于设计输入、信号完整性以及物理实现。应用硅片内部设计套件，集成电路公司能缩短新器件的采用时间，系统公司能加快印制电路板的设计周期以尽快获得收益。得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法确保有效的设计链协同工作。
PCB设计解决方案
从大型设计团队到设计师个人，所有参与PCB的概念设计和实现的人都遇到了空前的设计挑战。上市时间的压力、缩短的时间进度、高速约束的增加，以及精确的数据/部件管理需要都导致了PCB设计的复杂性。在这些问题之上，当今的先进设计通常都采用了可重复利用的知识产权（IP）模块、高密度引脚数器件、复杂的总线互连以及导入RF子电路设计模块。
为了解决所有的这些复杂问题，设计师需要在设计过程中的各阶段定义并约束关键的高速信号。他们还必须利用完善的信号完整性性（SI）与分析，并能够确保最后的PCB满足传统制造以及测试规格所能达到的性能目标。此外，由于事实上所有新设计都包含了高速信号，约束管理和确认现如今必须贯穿于整个设计过程中。
Cadence 采用目前业界最全面的PCB设计方法解决了这些设计难题。Cadence的PCB设计解决方案包括范围最广的、完全可升级的PCB设计技术，这对于从最简单的电路板到最复杂的高速设计的一切都非常适用。通过完整的、层次化的约束管理系统，该解决方案提供了一致性的方式对整个设计流程中的设计目的进行创建、管理和确认。
该PCB设计方案能够实现IC、封装和PCB领域间约束驱动的协同设计，从而降低了成本，并加速了上市时间。它非常适合于：
· 系统互连建模 — 通过一个独特的协同设计方法实现IC、封装和PCB之间系统互连的设计和分析，从而实现了整个设计过程的协作。
· 大型设计的设计输入 — 采用多类型设计创建环境减少多引脚数器件和高约束的背板的设计输入时间。
· 高速PCB设计 — 采用完整的高端、高速设计和分析环境，专为有千兆赫速度PCB互连设计任务的团队而设计。
· 团队式PCB设计 — 允许多个PCB设计师同时进行同一个设计，不管其距离多远，都可共享同一个数据库。
· 主流PCB设计 — 提供了实惠的高性能 Cadence OrCAD PCB 设计技术，提高了小型设计团队和PCB设计师个人的效率。
· 兼容性的调整 — 兼容过程和规范的开发过程中提供辅助，加速库数据验证/转换/生成，并确保对器件选择工具的准确集成——同时将不兼容产品具备兼容性的时间降到最低。
