电路设计中关于PI的讨论

目前业界对于PI的分析，通常都使用到Target Impedance的观点和方法，当PDS的Impedance Profile 位于Target Impedance以下时，都认为该PDS的设计满足DC Voltage Margin的要求，但却很少有Paper从理论上，（或在数学上）证明该观点的正确性，（包括该观点的提出者 Larry Smith,似乎在他的Paper上也未给出证明）。

想请教Winworm的是：该观点或方法，仅从Impedance 幅度来看而不考虑Impedance相位随频率的变化是否合理？假如一个current source仅由 100MHZ 和300MHZ的正弦电流源组成，100MHZ幅值为6A,初始相位为0，300MHZ 为2A,初始相位为0,则此时该current source的最大值并不为100MHZ与300MHZ的最大值之和，甚至还有可能小于100MHZ的幅值。

如果此时的PDS的频谱响应为：100MHZ，幅度响应为0.1m，相移为45度；300MHZ幅度响应为0.1m ，相位为315度（或100MHZ，幅度响应为0.1m，相移为45度；300MHZ幅度响应为0.1m ，相位为135度），则此时尽管两种情况下的Impedance Profile（幅度）一样，但造成的Voltage ripple并不相同，有可能第二种情况（时不变系统）满足DC Voltage Margin的要求，但第一种情况却已经造成了fail。

相位？？？？电源阻抗是实数还是复数，只有复数的情况下才有相移啊

PDS 的Impedance是由一系列的R、L、C串联和并联形式构成,(包括ESR, ESL, ESC和PCB 的寄生R、L、C),在Frequency Domain上的表现，其实就是一个复数形式，但目前的Traget Impedance的观点，其实就只考虑PDS Impedance的幅值响应状况，而不考虑其随频率的相位响应状况是否有不合理的地方？？

考虑频率的啊，目标阻抗不是一个点，是一条曲线啊，是有频率范围的，不同频率下的目标阻抗可以不一样的，你去看看CADENCE的PI资料，里面说的很清楚了。至于你说的电源噪声相位变化，我们考虑极坐标，COS（0-360）*幅度，最大的幅度就是COS（0）或COS（180）的时候，我们只要考虑在此情况下的阻抗满足要求就好，其余时候噪声的都比这个值小。

就如同你最开始说的，一个相移45，一个相移135，不论怎么相移动，那叠加后的幅最大不会超过两个噪声源的幅度之和，是吧，那我在计算的时候就把最大的动态电流计算成两个噪声源最大幅度的之和，看成实数，用欧姆定律计算R=V/Imax，Imax=I1+I2， V为你允许的最大电压波动值，则目标阻抗R不就计算出来了？

仔细的考虑，噪声I所处的是一个频率段范围，既不是在一个频率点上有，其他频率区间没有在，只是在某个点幅度最大为Imax，从频谱上看。那为了简化考虑，干脆在这个频率段上全部用R的阻抗要求来要求PDS这样就可以么。

正如你所说，如果在Target Impedance计算时， d I （即你所说的 Imax）采用的是两个正弦波的幅值之和（I1+I2）,

则所采用Target Impedance Profile的观点或方法的确可行，只需满足PDS 的Impedanc Profile位于Target Impedance之

下，不管PDS Impedance的相位随频率如何变化，所得的电源噪声都不可能超出最大所允许电压的波动值。

但是，问题的关键在于，在实际的应用中，Target Impedance计算时，你仅能获得Current Loading 的d I 值，

（或说Current Step 值），无法清晰地获知该 d I 在频域上的分量，相位关系，你也不能保证 di 就为所有频域分量的幅

值之和，这时你代公式R=V/dI （V为你允许的最大电压波动值, dI 为Current Step 值），这时如果还不管PDS Impedance

的相位随频率如何变化，就很难保证所得的电源噪声不超出最大所允许电压的波动值。

（阅读次数：）