BGA/CSP/QFN封装介绍

QFN的I/O引线以圆形或柱状焊点按阵列形式分布在封装下面.引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题。

BGA/CSP/OFN
技术的发展绝不会因为上述困难就停滞不前，于是一种先进的芯片封装BGA(Ball Grid Array.球栅阵列)出现来应对上述挑战。它的I/O引线以圆形或柱状焊点按阵列形式分布在封装下面.引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题。BGA技术的优点是可增加I/O数和间距，消除QFP技术的高I/0数带来的生产成本和可靠性问题。如图3所示的NVIDIA公司最新的GeForce图形芯片(GPU)体现了当前工程技术的最高成就，相信看到芯片照片上那1144个焊球的人都会惊叹不已。BGA一出现便成为CPU、图形芯片、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

QFN封装图

概括起来，和QFP相比，BGA的优点主要有以下几点：

(1)I/O引线间距大(如1.O,1.27毫米)，可容纳的I/O数目大(如1.27毫米间距的BGA在25毫米边长的面积上可容纳350个I/O，而O.5毫米间距的QFP在40毫米边长的面积上只容纳304个I/O)。

(2)封装可靠性高(不会损坏引脚)。焊点缺陷率低(<1ppm/焊点),焊点牢固。

(3)管脚水平面同一性较QFP容易保证，因为焊锡球在

溶化以后可以自动补偿芯片与PCB之间的平面误差。

(4)回流焊时，焊点之间的张力产生良好的自对中效果，允许有50％的贴片精度误差。

(5)有较好的电特性，由于引线短，导线的自感和导线间的互感很低，频率特性好。

(6)能与原有的SMT贴装工艺和设备兼容。原有的丝印机、贴片机和回流焊设备都可使用。

BGA的兴起和发展尽管解决了QFP面临的困难。但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装CSP(Chip Size Package．芯片尺寸封装)又出现了。它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本电子工业协会对CSP规定是芯片面积与封装尺寸面积之比大于80％。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的I／0数，使组装密度进一步提高。可以说CSP是缩小了的BGA。图4展示的是行业领先内存厂商K_flgmax生产的基于CSP封装技术的内存芯片。

power 5

CSP之所以受到极大关注，是由于它提供了比BGA更高的组装密度。而比采用倒装片的板极组装密度低。但是它的组装工艺却不像倒装片那么复杂，没有倒装片的裸芯片处理问题，基本上与SMT的组装工艺相一致，并且可以像SMT那样进行预测和返工。正是由于这些无法比拟的优点，才使CSP得以迅速发展并进入实用化阶段。目前日本有多家公司生产CSP。而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。从CSP近几年的发展趋势来看，CSP将取代QFP成为高I／O引线IC封装的主流。

近几年来，QFN封装(Quad Flat No—lead，方形扁平无引脚封装)由于具有良好的电和热性能、体积小、重量轻，其应用正在快速增长。采用微型引线框架的QFN封装称为MLF封装(Micro Lead Frame一微引线框架)，QFN封装和CSP(Chip Size Package，芯片尺寸封装)有些相似，但元件底部没有焊球。封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连接的导电焊盘，如图5所示。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。由于体积小、重量轻，加上杰出的电性能和热性能，这种封装特别适合任何一个对尺寸、重量和性能都有要求的应用。我们以32引脚QFN与传统的28引脚PLCC封装相
比为例，面积(5mm×5mm)缩小了84％，厚度(0.9mm)降低了80％，重量(0.06g)减轻了95％，电子封装寄生效应也降低了50％。所以非常适合应用在手机、数码相机、PDA以及其它便携小型电子设备的高密度印刷电路板上。图6是一个24引脚QFN与一枚硬币尺寸的比较。

（阅读次数：）