电磁兼容(EMC) 问题在电于整凯和系统中的研究，已有多年的历史，并积累了丰富的理论和经验，但是在印制板一级的EMC 问题研究却没有多长的时间.随着数字器件和高速电路的广泛应用，对PCB 级的EMC 问题日益突出，引起了电路和印制板设计者的广泛重视，成为高速、高频印制板设计必须认真考虑的问题.
一 电磁兼容的基本理论
要解决印制版本身的电磁兼容问题，首先进行理论分析并针对不同的电路找出具体原因，采取相应的措施.根据电磁理论，麦克斯韦第3 第4 方程描述了磁场和电场能够相互转换.这两个方程说明了变化的磁场产生电场，变化的电场卫产生磁场，随时间变化的电流〈时变电流)既产生电场卫产生磁场.在任何电路中都存在电流，电路工作时就有时变电流，在信号通路导线和返回通路导线上产生方向相反的差模(OM) 电流。从理论上讲这种差模电流应是大小相等、方向相反的。产生的磁场可以相互抵消，消除磁场影响.然而实际上这是做不到的.一是因为信号输入和返回通路的导线不可能绝对平行，因而产生的磁场也不可能全部抵消:二是因为输入和返回通路导线的阻抗不可能完全匹配(导线的宽度、厚度的不均匀性。有意外缺陷等造成)三是因为共地或共电源或几个信号有公共返回区引起的干扰等都可以造成两品通路的不平衡，使磁场不能完全抵消.这部分抵消不了的磁场就会引起相位相同的共模(CM) 电流，所以印制板上总是难免有共模电流存在，共模电流是引起电磁辐射的主要源泉.是CM 和DM 电流的大小决定了传播射频(RF) 能量的大小，而盯(一般是从10k-100GHz)随频率增高而增强·其电磁辆射强弱是引起电磁干扰的主要因章，这就是印制板上产生电磁兼容问题的理论基础.
二、印制板上存在电磁兼容问题的主要原因
印制板是在绝缘基材上印有导电图形，它与其他导电材料一样。任何导线上都有一定的阻抗，在使用中有电流流过就会产生电压降，变化的电流产生变化的磁场，变化的磁场卫会产生感生电流，因而在印制板上只要加电工作。就会存在电场和磁场.如果板的布局。布线及电源、接地设计得合理，这些电场、磁场就不会对电路的性能产生有富的影响，如果设计得不合理，就会加大磁场、电场对电路性能的影响，使之成为电磁干扰源或对电磁敏感电路，影响印制板组装件的正常工作，降低其性能，甚至会泄漏有用信息或干扰其他电路正常工作.引起电磁兼容问题的根本原因在于印制板工作时有时变电梳.印制板上高速、高频的数字电路和逻辑电路的广泛应用，又大大增加了产生时变电流的程度，所以印制板自身的电磁兼容性是必须认真寿虑的问题.具体分析有以下几方面主要原因.
(I)印制导线的阻抗与电路不匹配.印制导线(走线)作为
电流和信号的传输时，其阻抗特性在低频电路时呈电阻特性。因为阻值很小. 一般对电路影响不明显;但是在高频电路时呈电感特性，并且随频率变化的增高其电感特性越来越占主导地位。当导线上的信号电流频率在100kHz 以上时，感抗(2πfL) 将超过电阻成为导线阻抗的主要部分.阻抗与导线的宽度、厚度、长度有关，譬如宽度w=1mm. 厚度t＝O.03mm，长度L－100mm 的导线.在频率为50Hz 时，阻抗Zo－57. 4mΩ，在100kHz时Zo＝92. 5mΩ ，在1MHz 时Zo＝727mΩ. 可见频率越高阻抗越大.任何在音频以上(>20kHz) 的信号通过印制导线(走线)均表现出电感特性.目前一般数字高速电路的频率都在40-50MH，以上，如果在高频、高速电路设计时对导线的阻抗考虑不周传输线上阻抗不匹配就会引起信号反射，印制导线就容易形成一个无意的辐射射频能量辐射源而成为有效的能量发射天线.因为大部分天线都设计成工作在特定频率对应的波长1/2或1/4. 使其成为有效的辐射器，所以设计考虑印制导线的长度时，应使印刷导线长度尽量远离1/4λ，过长的导线容易引起频率的谐振形成EMC问题. 般采用小于波长的1/10的导线长度比较安全.根据电磁波传输的公式
λ＝C/f
式中C一一电磁波传输速度(3x10 8m/s)，
λ一一波长,m;
f一一频率,Hz.
换算频率与波长的对应关系见表6-1.
从表中可以看出频率低时走线可以很长，高频时走线要尽量短.
(2) 布局布线不当.印制板上的时钟电路和震高电路等，有高频周期信号存在，导致产生瞬时电流.引起RF 辐射.这类电路布局布线设计不当，会是较强的干扰源。
(3) 器件的边沿速率影响.数字器件的边沿速率(见图6- 1)快,在逻辑状态改变时会产生个瞬间的电涌.当这种状态改变的速度(上升和下降时间)很快时便会产生射频能量.容易引起电磁蓝容问题.器件的边沿速率要比器件本身单纯的高频引起电磁革容问题的可能性还要大.
(4)高频电流影响.高频电流流过公共返回有阻抗的路径时会在阻抗元件(包括电阻、电容和印制导线等)上产生射频电压降，连接这些元件的导线越长越易引起电磁辐射.
(5) 接地设计不当.接地回路或接地参考的不完善(有缺陷或隔离沟槽设计不当)会产生不平衡的差模电流，不平衡的差模电流会导致产生共模电流，引起信号的失其和信号的不完整.
(6) 回路面积大.接地回路和信号线回路而积大，接地或电源线连接不合理形成大环路，或者环路面和越大越容易引起大的电磁场，增加了电磁干扰的可能性.
(7)数字和模拟电路的布局不当.数字电路与模拟电路共存在同一印制板上，布局时连接区域划分不合理，使两者共地或共电源，数字电源开关的噪声可能会注入模拟电路造成干扰.
(8) 基材选择不当.高频、微波电路印制板的基材选用不当，介电常数商、介质损耗大，致使导线阻抗不匹配.会引起信号的反射.
(9)地、电层上的绝缘沟槽分割不当.在同块敏上有多种电源(如24 、12、-12 、5. 3.3 、2.5V 等)和多种地(如数字地、模拟地、信号地、电源地等)的情况，需将大的地和电源面积用沟槽进行分割(去掉地或电源面上的部分铜锚而形成的绝缘隔离沟槽).高频信号线跨地线层或电源层上的这些分割沟槽使阻抗发生变化，信号的回路将沿沟槽边缘返回容易与相邻的信号产生窜扰，影响了信号的完整性(见图6-2)。
除了有意对电源和地线层进行的分割以外，有时由于密集排列的过孔和通孔、安装器件的插孔设置不合理，使密集的通孔在通过电源层和地线层需要与其隔离时，设置的隔离孔过大而互相相切，在电源或地线层无意当中形成隔离沟槽，如果有导线在两焊盘之间通过，就会产生跨分割现象(见图6-3)。
(0) 导通孔的分布参数影响.导通孔的直流电阻很小，对于厚度为1. 6mm 的板ФO.8mm 的孔在孔壁铜层为标准的25μm情况下，其标称电阻只有44μΩ左右，相对于导线电阻在低频时可以扭略.但是在高频时电阻就呈现固抗特性.孔的结构也会引起寄生电容和寄生电感.一个导通孔有两个部分组成，孔内的盘属楼层租连接盘的盘属环.在高速电路的PCB 中希望孔和连接盘设计得小些以提高布线密度，并且孔越小它的寄生电容也越小，有利于高速电路，但是由于工艺极限的限制此孔又不能太小.过小会提高加工的难度和成本.孔径大寄生电容也要增加.单孔的寄生电容可用以下公式近似计算
单个孔的寄生电容并不大只有0.4-1pF左右，但是走线中若有多个孔进行层间转换，其寄生电容对高频电路的影响就不能忽视，它主要是延长了信号的上升时间.降低了电路的速度.同样导通孔也存在寄生电感，在高速数字电路中寄生电感带来的危害往往大于寄生电容，井且频率越高影响越大，寄生电感可用下式计算
d一一孔的直径.in.
从式中可以看出孔的寄生电感与孔长度的对数成正比，与孔直径成反比.所以设计高频电路的印制板时，来用具有埋孔的事层桓缩短孔的长度，有利于降低孔的寄生电感.假设孔径为lOmil 孔的任度为50mil.则用上式计算孔的电感为
L＝5.08 X O.05[1n(4 X O.05/0.01)+1]=11.015nH
如果信号线的上升时间为1ns. 那么它的等效阻抗为
XL=πL/(T10-90)=3.19Ω
这一阻抗远大于孔的电阻，可见这么大的阻抗在高频高速电路中已经不能忽略如果一条信号线通过几个这样的孔它的阻抗已非常可现了.所以导通孔的分布参数也是引起高频电路板般字电路电磁兼容问题的原因之一.
除了以上因素外。还有其他一些原因如=地线的结构、大功率器件的屏蔽和高频器件本身的RF 辐射等，都会对印制板的电磁兼容性产生影响.设计时应根据电路的特点认真分析，找出具体电路的电磁兼容问题.
（阅读次数： ）
